دانلود کتاب طراحی دیجیتال موریس مانو فارسی
PLA را می توان به صورت دانلود کتاب طراحی دیجیتال موریس مانو به زبان فارسی PDF مشخص کرد. به عنوان مثال، () () — () -“” «» () -()
-× × –: ”’. –
ً () -—
:
–= :
() ()
()
()
-فلیپ فلاپ ها ممکن است از نوع D یا JK باشند.
دانلود کتاب طراحی دیجیتال
اولین دستگاه قابل برنامه ریزی برای پشتیبانی از پیاده سازی مدار متوالی، توالی سنجی منطقی قابل برنامه ریزی میدانی (FPLS) توسعه یافته است. یک FPLS معمولی حول یک PLA با چندین خروجی که فلیپ دانلود را هدایت می کند، سازماندهی شده است. فلیپ کتاب طراحی دیجیتال موریس مانو از این جهت انعطافپذیر هستند که میتوان آنها را طوری برنامهریزی کرد که به صورت JK یا D عمل کنند. FPLS از نظر تجاری موفق نشد، زیرا اتصالات قابل برنامه ریزی زیادی دارد. پیکربندی که بیش تر در یک SPLD استفاده می شود، PAL ترکیبی همراه با فلیپ فلاپ های D است. یک PAL که شامل موریس مانو است به عنوان PAL رجیستر شده نامیده می شود، به این معنی که دستگاه علاوه بر آرایه AND-OR حاوی فلیپ فلاپ طراحی . هر بخش از یک SPLD، دانلود نامیده می شود، که مداری است که حاوی یک تابع منطق ترکیبی مجموع ضرب-ها و یک فلیپ فلاپ اختیاری است. ما تابع مجموع ضرب های AND-OR را فرض می کنیم، اما در عمل، می تواند هر یک از پیاده سازی های دو سطحی ارائه شده در بخش 3.7 باشد.
شکل 7.19 منطق یک دانلود پایه را نشان می دهد. آرایه AND-OR مانند PAL ترکیبی نشان داده شده در شکل 16.7 است. خروجی توسط یک فلیپ D با راه اندازی لبه متصل به ورودی ساعت مشترک هدایت می شود و حالت را در لبه ساعت تغییر می دهد. خروجی فلیپ به یک بافر سه (یا معکوس کننده) متصل است که توسط یک سیگنال فعال خروجی که در نمودار به عنوان OE مشخص شده است، کنترل می شود. خروجی فلیپ به یکی از ورودیهای قابل برنامهریزی AND بازگردانده میشود تا شرایط حال حاضر برای مدار ترتیبی فراهم شود. یک SPLD معمولی دارای 8 تا 10 در یک بسته آی سی است. همه فلیپ به ورودی مشترک CLK متصل هستند و تمام بافرهای سه توسط ورودی OE کنترل می شوند.
دانلود رایگان کتاب طراحی دیجیتال موریس مانو
در مولفه اصلی مورد استفاده در طراحی VLSI آرایه گیت است که از الگوی گیت ها تشکیل شده است که در ناحیهای از سیلیکون ساخته شدهاند که هزاران بار تکرار میشود تا زمانی که کل تراشه با گیت ها پوشانده شود. آرایه طراحی از هزار تا چند صد هزار گیت بسته به فناوری مورد استفاده در داخل یک تراشه آی سی ساخته می شوند. طراحی با آرایه های گیتی مستلزم آن است که مشتری الگوی اتصال دلخواه را به سازنده ارائه دهد. چند سطح اول فرآیند ساخت مشترک و مستقل از تابع منطق کتاب هستند. مراحل ساخت اضافی برای اتصال گیت دیجیتال طبق مشخصات ارائه شده توسط طراح مورد نیاز است.
یک آرایه گیت قابل برنامه ریزی میدانی (FPGA) یک مدار VLSI است که می تواند در مکان کاربر برنامه ریزی شود. یک FPGA معمولی از آرایه ای از میلیون ها بلوک منطقی تشکیل شده است. توسط بلوک های ورودی و خروجی قابل برنامه ریزی احاطه شده و از طریق اتصالات قابل برنامه ریزی به یکدیگر متصل می شوند. تنوع گسترده ای از تنظیمات داخلی در این گروه از دستگاه وجود دارد.
کتاب هر نوع دستگاه به مدار موجود در بلوک های منطقی آن و کارایی اتصالات برنامه ریزی شده آن بستگی دارد.
یک بلوک منطقی FPGA معمولی از جداول جستجو، مالتی دانلود ، گیت و فلیپ تشکیل شده است. جدول جستجو یک جدول درستی است که در یک SRAM ذخیره می شود و توابع مدار ترکیبی را برای بلوک منطقی فراهم می کند. این توابع از جدول جستجو، به همان روشی که توابع مدار ترکیبی با ROM پیادهسازی میشوند، همان طور که در بخش 5.7 توضیح داده شد، درک میشوند. به عنوان مثال، یک SRAM 16 × 2 می تواند جدول درستی مدار ترکیبی را که دارای چهار دانلود کتاب طراحی دیجیتال موریس مانو و دو خروجی است ذخیره کند. بخش منطق ترکیبی، همراه با تعدادی مالتی دانلود قابل برنامه ریزی، برای پیکربندی معادلات ورودی برای فلیپ کتاب طراحی دیجیتال موریس مانو و خروجی بلوک منطقی استفاده می شود.
مزیت استفاده از RAM به جای ROM برای ذخیره جدول دیجیتال این است که می توان جدول را با نوشتن در حافظه برنامه ریزی کرد. اشکال این است که حافظه فرار است و نیاز به بارگیری مجدد محتوای جدول جستجو را در صورت قطع برق نشان می دهد. این برنامه را می توان از یک کامپیوتر میزبان یا از یک PROM داخلی دانلود کرد. برنامه تا زمانی که FPGA دوباره برنامه ریزی دانلود کتاب مدار منطقی موریس مانو ترجمه فارسی یا برق خاموش شود در SRAM باقی می ماند. هر بار که برق روشن می شود، دستگاه باید دوباره برنامه ریزی شود. قابلیت برنامه ریزی مجدد FPGA می تواند با استفاده از پیاده سازی های منطقی مختلف در برنامه، به انواع برنامه ها خدمت کند.
در طراحی با PLD، CPLD یا FPGA به ابزارهای طراحی به کمک رایانه (CAD) گسترده ای برای تسهیل فرآیند ترکیبی نیاز دارد. از جمله ابزارهای موجود میتوان به بستههای ورودی شماتیک و زبانهای دیجیتال سختافزار (HDL) مانند ABEL، VHDL و Verilog اشاره کرد. ابزارهای ترکیبی در دسترس هستند که بلوکهای منطقی را تخصیص میدهند، پیکربندی میکنند و به هم متصل میکنند تا با توضیحات طراحی سطح بالا نوشته شده در HDL مطابقت داشته باشند. به عنوان نمونه ای از فناوری CMOS FPGA، Xilinx FPGA را مورد بحث قرار خواهیم داد.
Xilinx FPGAs
Xilinx اولین FPGA تجاری جهان را در سال طراحی با خانواده دستگاه های قدیمی XC2000 راه اندازی کرد. در خانواده های XC3000 و XC4000 به زودی دنبال شدند و زمینه را برای خانواده دستگاه های ™Spartan و ™دانلود امروزی فراهم کردند. هر تکامل دستگاهها باعث بهبود در چگالی، عملکرد، مصرف انرژی، سطوح ولتاژ، تعداد پینها و عملکرد میشد. به عنوان مثال، خانواده دستگاههای اسپارتان در ابتدا حداکثر موریس مانو سیستمی K40 را ارائه میکردند، اما Spartan‐6 امروزی 150000 سلول منطقی دانلود 4.8 مگابایت RAM بلوک را ارائه میدهد.
معماری پایه Xilinx
معماری اولیه خانواده دستگاههای اسپارتان و قبلی شامل آرایهای از بلوکهای منطقی قابل تنظیم (CLB)، انواع منابع مسیریابی محلی و جهانی، و بلوکهای ورودی-خروجی (I/O)، بافرهای ورودی/خروجی قابل برنامهریزی، و یک حافظه پیکربندی مبتنی بر SRAM، همان طور که در شکل 21.7 نشان داده شده، است.
بلوک منطقی قابل تنظیم (CLB)
هر یک همان طور که در شکل 22.7 نشان داده شده است، CLB از یک جدول جستجوی قابل برنامه () () () (- ) () () () () -() ///× ×
: بافر سه کتاب است که می تواند سیگنال ها را به دانلود کتاب طراحی دیجیتال موریس مانو به زبان فارسی PDF طراحی خطوط افقی در بالا یا پایین CLB هدایت کند.
خطوط اتصال مستقیم (اختصاصی) مسیریابی بین CLB های عمودی و افقی مجاور را در همان ستون یا ردیف فراهم می کند. این ها اتصالات محلی با سرعت نسبتاً بالا از طریق فلز هستند، اما به سرعت اتصالات فلزی سیمی سخت نیستند، زیرا به دلیل تأخیر ایجاد شده در مسیریابی مسیرهای سیگنال از طریق گیت-های انتقال که مسیر را شکل می دهند، ایجاد می شود. خطوط اتصال مستقیم از ماتریس های سوئیچ استفاده نمی کنند، بنابراین تأخیر ایجاد شده در مسیرهایی که از یک ماتریس عبور می کنند حذف می شود.
طراحی دیجیتال
خطوط کتاب طراحی دیجیتال موریس مانو قبل از ورود به ماتریس سوئیچ، فاصله دو CLB را طی می کنند و از هر CLB دیگر عبور می کنند. این خطوط با حذف یک ماتریس سوئیچ از مسیر، اجرای کارآمدتری از اتصالات با طول متوسط را فراهم میکنند و در نتیجه تاخیر مسیر را کاهش میدهند.
خطوط طولانی کل آرایه را به صورت عمودی و افقی در بر می گیرد. آن ها سیگنال های کنترلی با شیب کم و با فن بالا را هدایت می کنند. خطوط عمودی طولانی دارای یک تقسیمکننده قابل برنامهریزی هستند که خطوط را قطعهبندی میکند و به دو کانال مسیریابی مستقل اجازه میدهد که نیمی از آرایه را در بر بگیرند، اما در یک ستون قرار دارند. منابع مسیریابی به طور خودکار توسط نرم افزار مسیریابی مورد سوء استفاده قرار می گیرند. کتاب طراحی دیجیتال موریس مانو بافر جهانی کم چوله برای توزیع ساعت وجود دارد. سیگنال دانلود که خطوط موریس مانو را هدایت می کنند بافر می شوند. خطوط طولانی را می توان توسط CLB --ً -() () ()،
/ () -(/) //ً ً ً
فهرست مطالب